Организация ЭВМ и систем. Однопроцессорные ЭВМ. Часть 2


ЗЭ НА ПОЛУПРОВОДНИКОВЫХ ЭЛЕМЕНТАХ - часть 3


Поскольку Rвых

открытого усилителя записи очень мало и шунтирует вход усилителя считывания (в него ответвляется большая часть тока считывания), в режиме считывания выходные каскады усилителя записи переводят в Z-состояние. Его Rвых при этом резко повышается, причем

, т.е. весь ток информационного эмиттера протекает через усилитель считывания. Таким образом, на выходах усилителей считывания появится соответствующий состоянию выбранного ЗЭ парафазный сигнал.


В режиме записи на входы усилителей записи синхронно с импульсами выборки подаются парафазные сигналы соответствующего символа (0 или 1). Так, для записи 1 в ЗЭ необходимо подать на вход левого усилителя записи (Зп0) 0, а на вход правого усилителя записи (Зп1) – 1. Для записи в ЗЭ нуля – все наоборот.

Пример 1

В ЗЭ записан 0, т.е. T2

заперт, T1 открыт. Происходит запись в ЗЭ единицы. С учетом инверсии в усилителе записи на эмиттер 21 попадает низкий уровень, а на эмиттер 11 – высокий. В результате T1 закрывается, T2 – открывается и ЗЭ переходит в состояние 1.

Пример 2

В ЗЭ записан 0, т.е. T2

заперт, T1 открыт. Происходит запись в ЗЭ ноля, т.е. на вход левого усилителя записи (Зп0) подается 1, а на вход правого (Зп1) – 0. В результате на эмиттер 21 попадает высокий уровень, а на эмиттер 11 – низкий. При этом состояния T1 и T2 не изменяются.

Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образован массив ЗЭ (триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилители-формирователи записи и считывания и другие схемы управления адресной выборкой, записью и считыванием. Для повышения быстродействия ЗУ эти схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейном режиме, в то время как построенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщением. В таком случае кристалл содержит схемы согласования уровней сигналов от схем ТТЛ к схемам ЭСЛ и обратно.

МОП-ЗЭ

Структура ЗЭ динамического МОП-ЗУ приведена на рис. 4.11. Запоминающее устройство такого типа строится по схеме 2D-M.




Начало  Назад  Вперед



Книжный магазин